打印
[FPGA]

Xilinx FPGA入门连载47:FPGA片内RAM实例之功能概述

[复制链接]
707|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
Xilinx FPGA入门连载47FPGA片内RAM实例之功能概述
特权同学,版权所有
配套例程和更多资料下载链接:
http://pan.baidu.com/s/1jGjAhEm


1 功能概述
         该工程实例内部系统功能框图如图所示。我们通过IP核例化一个RAM,定时遍历写入其所有地址的数据,然后再遍历读出所有地址的数据。通过ISE集成的在线逻辑分析仪chipscope,我们可以观察FPGA片内RAM的读写时序。
file:///C:/Users/pc/AppData/Local/Temp/msohtmlclip1/01/clip_image004.jpg

2 模块划分
         本实例工程模块层次如图所示。
file:///C:/Users/pc/AppData/Local/Temp/msohtmlclip1/01/clip_image006.jpg
●  Pll_controller.v模块产生FPGA内部所需时钟信号。
●  Ram_test.v模块例化FPGA片内RAM,并产生FPGA片内RAM读写地址和控制信号,定时遍历读写RAM中的数据。
●  Chipscope_debug.cdc模块引出RAM的读写控制信号和地址、数据总线,通过chipscope在ISE中在线查看RAM的读写时序。






相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

338

主题

338

帖子

28

粉丝