单芯片
以 Flash 为基础的 FPGA 将配置信息储存在片上 Flash 单元中，一旦完成编程后，配置数据就会成为 FPGA 结构的固有部分，在系统上电时并无需载入外部配置数据。以 Flash 为基础的 Fusion 融合 FPGA 无需额外的系统元件，如传统 SRAM FPGA 配置用的串行非挥发性内存 (EEPROM) 或以 Flash 为基础的微控制器，它们都是用来在每次上电时对传统 SRAM FPGA 加载程序的。增加的融合功能可在电路板上省去多个附加元件，如 Flash 内存、分立模拟 IC 、时钟源、EEPROM ，以及实时时钟等，从而减低系统成本和电路板空间需求。
低功率
Actel 以 Flash 为基础的融合器件具有类似于 ASIC 的功率特性，因而适用于电池供电产品和其它对功耗敏感的应用。使用融合器件时，并不会出现加电浪涌电流和大电流转换，而这是许多 SRAM FPGA 器件所面对的问题。融合器件还具有低静态和动态功耗，能实现最多的功率节省。这些器件支持睡眠和待机模式运作，可大幅降低功耗。融合器件的另一个独特性能是在非活动期间于正常时钟速度和低时钟运作速度之间进行动态转换，并在需要时转为全速运作。
以 Flash 为基础的融合器件具有上电即行 (LAPU) 特性，一旦施加正常运作规格内的系统功率，融合器件即可工作。这种上电即行特性能够大幅简化整体系统设计，并往往可以省去系统中复杂的可编程逻辑器件 (CPLD) 。系统供电中的低频干扰和低电压不会损害融合器件的 Flash 配置，与以 SRAM 为基础的 FPGA 不同，该器件在系统恢复供电时无需重新载入配置数据，此举可让设计人员从 PCB 中减少或完全省去昂贵的上电排序部件、电压监控器，以及低电压检测器件的使用。以 Flash 为基础的融合器件能够简化总体系统设计、减低成本和设计风险，同时增强系统可靠性，并缩短系统初始化的时间。
安全性
融合器件包含了 Actel FlashLock® 功能，提供可重编程性和设计安全性的独特组合，且无外部元件费用。这些优点只有通过带非挥发性 Flash 内存的 FPGA 才能实现。融合器件具有基于 Flash 的 128 位安全保护机制和业界领先的片上 AES 解码内核，用于保护经编程的 IP 和配置数据。 128 位 AES 是政府机构认可速度更快、安全性更高的加密算法，可以替代 DES 。目前，融合器件具有最完备的可编程逻辑安全解决方案。以 AES 加密技术为基础的融合器件可让设计人员安全地完成系统设计和 Flash 内容的远程更新 (通过公共网络如互联网等)，确保具价值的 IP 不会遭受系统过建、复制和 IP 盗窃等问题所侵害。虽然编写在融合器件中的 FPGA 设计不能读回，但可对其进行安全的设计验证操作。融合器件采用了许多器件设计和布局工艺技术，使到入侵攻击难以得逞。例如，融合器件的 Flash 单元都位于 7 层金属层之下，因而极难篡改当中的
固件错误
固件错误是高层大气中产生的高能中子撞击 SRAM FPGA 配置数据存储单元所导致的错误。撞击产生的能量会改变 SRAM FPGA 配置数据存储单元的状态，从而改变其逻辑、路由或 I/O ，而这种改变是无法预测和控制的。这类错误在 SRAM FPGA 中不可能避免，因而导致其时间延续故障 (FIT) 率值达数千。这类错误可能导致整个系统失效，引起重大的技术支持和产品可靠性问题。融合 FPGA 的配置元素 (即 Flash 存储单元) 便不会被高能中子改变，因此具有中子引发的固件错误免疫力。
香港旭日国际深圳办事处 Lacewood International CORP.
Eric Yang 杨科
Tel: (0755)83562772 分機：307
Fax: (0755)83307119
E-mail:eric_yang@maxtek.icrep.com.tw |
楼主
标题置顶
标题高亮
