求一段VHDL程序

登录 · 发表于 2009-8-13 16:29

如图,通过检测AB的上升沿来实现C的输出

发表于 2009-8-13 17:42

C=(A^B)&A

发表于 2009-8-13 17:43

只是你这个图表达得不全面

发表于 2009-8-13 18:08

QEI?
google一下，会有很多的。

发表于 2009-8-14 09:19

谢各位,我试一下

登录 · 发表于 2009-8-14 09:36

那是当B脉冲移到这个位置时,应该怎么写?

发表于 2009-8-19 09:08

不知道有没有时钟同步，有时钟就比较简单了

发表于 2009-8-19 09:57

7楼 c <= a or (not b);

发表于 2009-8-19 10:42

爬过，无语。。。

发表于 2009-8-19 11:04

这么简单的时序，无语中。。。。。
什么是VHDL?

发表于 2009-8-19 17:08

不到迫不得已，最好不要用这种电路。
能用同步还是用同步。

发表于 2009-8-20 08:18

先谢过各位了，可能是我的没表达清楚，这个时序图我是做为鉴相器的一部份，AB是两个输入信号，它们的相位差就是两个信号上升沿的之间的宽度，也就是Ｃ的高电平的宽度。第一个时序和第二个时序是连续的。
　　如果用的ＶＨＤＬ来检测两个上升沿控制Ｃ的输出，但同一个进程不能有两个时钟检测，所以得换另一种方法来达到的同样效果

求一段VHDL程序

本帖子中包含更多资源

相关帖子

本帖子中包含更多资源

浏览过的版块

技术高手奖章

以坛为家

终身成就奖章

坚毅之洋流

技术领袖奖章

十世金身

甘甜之泉水

技术导师奖章

常驻人口

希望之星奖章

突出贡献奖章

欢快之小溪

精华达人奖章

沉静之湖泊

缘定三生