发新帖我要提问
返回列表
打印
[Actel FPGA]

RAM读写控制

[复制链接]
1404|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
sfhgky|  楼主 | 2009-8-14 11:30 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
RAM, 控制, 读写, 原理图
大家好，我用的内部的RAM模块，写入RAM一定量的数据，按照一定的频率再把数据读取出来，但是我读出的数据跟写入的数据不一样，从数据上看，感觉是有错位的，不知道是什么原因造成的，是不是有什么应该注意的地方我没有考虑到呢？若有知情者请告知，谢谢！
附件中有我的原理图！

未命名.jpg (1.42 MB )

未命名.jpg

使用特权

评论回复 赏

相关下载

相关帖子

沙发
孤独行者| | 2009-8-23 17:19 | 只看该作者
这张图实在看不清楚啊！怎么办？

使用特权

评论回复 赏
板凳
孤独行者| | 2009-8-23 17:19 | 只看该作者
如果可以你不妨把原理也发上啦！这样我就可以看看啦！

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

sfhgky

17

主题

49

帖子

0

粉丝