基于ARM和FPGA的图像压缩系统设计

发表于 2009-8-14 11:46

求助高手，压缩算法用ARM还是用FPGA实现，如果用FPGA实现，ARM就只做控制了，似乎作用不大，刚开始做，求教大家。

最好能提出点具体硬件设计框图或方案吧，谢谢了

发表于 2009-8-23 17:07

FPGA与DSP，DSP与ARM之间用的是FIFO，逐次地发送和提取。

第一步：AD采样，FPGA控制什么时候采样和采样频率等，执行时间T1。

第二步：FPGA向FIFO1发数据，（此时AD在采样，直到一张图像）数据满了，同时DSP提取数据（DSP会启动DMA把数据送到SDRAM中，直到一张图像）执行时间T2。

第三步：DSP进行JPEG压缩，压缩后的数据也在同一SDRAM中，执行时间T3。

第四步：DSP向FIFO2发数据，FIFO满了之后ARM从中提取数据，并发送执行时间T4。

发表于 2009-8-23 17:07

3 实验中的关键问题

3．1 JPEG代码优化

JPEG代码使用了第6版，由Thomas G．Lane．编写JPEG组织提供。如1．2所述，JPEG压缩的核心部分是DCT，他占用了大部分压缩时间，所以要对他进行优化处理来提高效率。这里TI（Texas Instruments）公司提供了图像处理的函数库，在本文中采用62x系列的IMGLIB函数库来仿真，调用了其中的离散余弦变换函数IMG＿fdct＿8x8（）〔2〕。IMG＿fdct＿8x8（）函数采用TI公司DSP汇编语言来实现的，程序代码大小为1 216 B，运行一个8×8DCT只需208个cycles。

[Actel FPGA] 基于ARM和FPGA的图像压缩系统设计

相关帖子

浏览过的版块