本帖最后由 ni_labview 于 2009-8-25 17:15 编辑
1.有ADCINC14参与的模拟列的时钟频率不能过高，过高AD工作不稳定。
2.ADCINC14模块中的数字模块时钟可以快，有利于提高AD速度。
3.ADCINC14模块的输入可以接到模拟列输出上，可以接到连续型模拟模块ACB上（PGA,两运放型insamp），但不可以直接接到三运放型insamp上，特别是ASC，ASD类模块上。
以下是正确配置和错误配置的基本图，包括时钟的配置，仅作参考.
再次感谢siemens Mr. zheng帮忙解决挑出N多BUG. |
楼主
