怎么解决运放闭环后可能出现共轭极点问题

1万 · 2016-2-17 21:48

怎么解决运放闭环后可能出现共轭极点问题

1万 · 2016-2-17 21:48

啥意思，不懂啊

1万 · 2016-2-17 21:49

运放DC gain很大，BW又不太大时，闭环后有可能在输出端产生共轭极点对。可能的情况包括1）反馈系数太大；2）输出端挂的电容太大。

1万 · 2016-2-17 21:49

产生共轭极点后，闭环AC response会在平带响应结束后产生一个先上翘后下压的情形

2万 · 2016-2-17 21:49

一个零点两个极点呗

1万 · 2016-2-17 21:49

应用中“增益带宽积”是存在的吧

1万 · 2016-2-17 21:49

5，6楼都是不对的

1万 · 2016-2-17 21:50

这样的一个共轭极点对既有可能恶化闭环相位裕度，又有可能在把更多的噪声cover到带内。

1万 · 2016-2-17 21:50

选择更高带宽的运放

1万 · 2016-2-17 21:50

或者在高容性负载和运放输出端之间加一个小电阻

1万 · 2016-2-17 21:51

怎么搞

1万 · 2016-2-17 21:51

可以通过TI的TINA工具仿真得到。

1万 · 2016-2-17 21:51

自动控制原理，很不错的，有些难度的，多找参考资料的学习的把

1万 · 2016-2-17 21:51

共轭极点这一块不是很了解兄弟真的对不住水平真的有限对不住还需要好好努力先顶一个呵呵

1万 · 2016-2-17 21:52

看能不能增加一个环节,抵消它

1万 · 2016-2-17 21:52

加入负反馈不知道能不能解决这个问题期待高手解答

1万 · 2016-2-17 21:52

通过降低正反馈同时通过选择合适的电容吸收回路干扰i 这样应该可以有效果

2万 · 2016-2-17 21:53

这样的一个共轭极点对既有可能恶化闭环相位裕度，又有可能在把更多的噪声cover到带内。

1万 · 2016-2-17 21:53

行，我知道了，呵呵

1万 · 2016-2-18 14:34

共轭极点问题在自动控制中是常见的。