21ic电子技术开发论坛 已关闭版块 ZLG FPGA里面的一个寄存器要求可读又可写。写为什么总不正确?
发新帖我要提问
返回列表
打印
[Actel FPGA]

FPGA里面的一个寄存器要求可读又可写。写为什么总不正确?

[复制链接]
1443|7
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
yhhdsp|  楼主 | 2009-9-29 12:25 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA里面的一个寄存器要求可读又可写。现在用CPU读是正确的,写为什么总不正确?
如果把写的地址换成和读不重复的,则可以写正确。
请问大概是什么原因呢?
我使用的是EBC总线,和ISA总线类似。谢谢大家!

相关帖子

沙发
synics| | 2009-10-24 20:54 | 只看该作者
又一个个性的问题

使用特权

评论回复
板凳
synics| | 2009-10-24 20:55 | 只看该作者
不同的总线,时钟不一样的。呵呵,类似不是一样啊!

使用特权

评论回复
地板
andy2003hu| | 2009-10-24 21:22 | 只看该作者
路过,没有碰到过。

使用特权

评论回复
5
孤独行者| | 2009-10-25 10:30 | 只看该作者
呵呵,你这个问题问的很有意思

使用特权

评论回复
6
孤独行者| | 2009-10-25 10:31 | 只看该作者
我可以告诉你,相似不等于相同

使用特权

评论回复
7
孤独行者| | 2009-10-25 10:31 | 只看该作者
不同的时钟,怎么样才能协调啊!

使用特权

评论回复
8
孤独行者| | 2009-10-25 10:31 | 只看该作者
这是基础问题,你好好看看书,会得到结果的。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

18

主题

27

帖子

0

粉丝
关闭 热门推荐
快速回复 在线客服 返回列表 返回顶部