打印
[FPGA]

altera的DDR2 HPCII有效数据带宽是多少?

[复制链接]
1637|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
herozoujie|  楼主 | 2016-2-19 17:08 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
z894811350| | 2016-2-19 17:27 | 只看该作者
这东西应该跟读写突发长度有关吧!读写延迟还有命令的时间应该是固定的,完成一次,读写的越多,效率就越高
纯属个人理解

使用特权

评论回复
板凳
herozoujie|  楼主 | 2016-2-19 17:48 | 只看该作者
brust设置的是4,full rate下好像只能设置为4

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

70

主题

152

帖子

0

粉丝