1
8
25
实习生
使用特权
56
447
1177
禁止发言
19
206
618
61
1059
3252
中级工程师
23
291
888
3# jxin 相对于LUPA1300来说为什么它需要的sysclk陡增到了315MHz?那对后端的FPGA或者CPLD来说应该怎样选择呢? wsqylly 发表于 2009-10-14 16:06
2
164
475
153
529
898
5336
1万
资深工程师
15
1074
3312
13
33
103
中级技术员
34
745
2268
32
636
1929
6
78
243
900
3万
技术总监
发表回复 本版积分规则 回帖后跳转到最后一页
人才类勋章
等级类勋章
发帖类勋章
时间类勋章
0
扫码关注 21ic 官方微信
扫码关注嵌入式微处理器
扫码关注21ic项目外包
扫码关注21ic视频号
扫码关注21ic抖音号
本站介绍 | 申请友情链接 | 欢迎投稿 | 隐私声明 | 广告业务 | 网站地图 | 联系我们 | 诚聘英才 | 论坛帮助
京公网安备 11010802024343号