打印
[开关电源]

【讨论】NMOS高端驱动自举电路问题

[复制链接]
5899|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
本帖最后由 xiaoyi594 于 2016-2-26 18:31 编辑

H桥的NMOS High side drive需要自举电路,一般是diode+capacitor。几个问题请教,和大家讨论。谢谢!
(1)Diode的正向电流能力Forward Current如何计算/评估选型?
(2)capacitor的耐压值如何确定?
(3)自举电路的工作过程到底如何?

以下图为例:
问题(1)没思路,请教大家。
问题(2)个人认为cap耐压大于Cboot的充电电压源VCC即可。但有些资料写的是
问题(3)个人理解:假设控制脉冲为Low-High交替,占空比50%
a.控制脉冲为Low时下管导通上管关断,Vs=0,Cboot经由diode充电到Vcc(忽略管压降)即VB=Vcc;
b.控制脉冲为由Low变High时下管关断,此瞬间VB仍为Vcc,Vs=0(这个说法对么?),上管的VGS压差大于阈值即可开通(但不能维持),一旦上管开通,Vs电压等于(或略低于)功率电源电压VR,经由Cboot引起VB点电压被"自举"抬高为VCC+VR,故而在控制脉冲为高期间,HO脚输出高于VR,能够稳定维持上管开通。
c.新的PWM周期开始,下管Vs再度为零,VB被重新充电到VCC。如此循环。若开关频率较快,对Diode的Trr参数要求会较高,一般用肖特基管。



相关帖子

沙发
lyjian| | 2016-2-26 20:02 | 只看该作者
直接参考IR的应用笔记

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

32

主题

284

帖子

4

粉丝