6
24
72
初级技术员
使用特权
56
447
1177
禁止发言
Verilog1.pdf
2009-11-19 16:11 上传
点击文件名下载附件
363.91 KB
172
1451
4321
中级工程师
176
1487
4521
17
185
559
23
291
888
315
1645
5155
高级工程师
19
206
618
221
1344
4127
215
1391
4485
855
1万
3万
技术总监
前仿真是RTL仿真,主要功能是用来验证设计逻辑,不考虑延时的问题; 后仿真是综合、布线以后,电路的最终形式已经固定下来,得到综合出的网表,这时在加上器件物理模型进行仿真,得到更精确的延时。 ... bit6019 发表于 2009-11-22 21:52
126
497
1800
助理工程师
0
18
54
发表回复 本版积分规则 回帖后跳转到最后一页
等级类勋章
1
扫码关注 21ic 官方微信
扫码关注嵌入式微处理器
扫码关注21ic项目外包
扫码关注21ic视频号
扫码关注21ic抖音号
本站介绍 | 申请友情链接 | 欢迎投稿 | 隐私声明 | 广告业务 | 网站地图 | 联系我们 | 诚聘英才 | 论坛帮助
京公网安备 11010802024343号