打印
[FPGA]

fpga上电复位的几点疑问

[复制链接]
2030|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
小弟现在设计了一个fpga系统,原来是用内部计数器产生异步全局复位信号,现在想在外部增加按键复位,就是常见的两个电阻一个电容的那种。上电后电容充电,约在电源稳定后10ms内到达逻辑高电平,按键按下为低电平,然后电容充电,又完成延时到高电平。
有人说这个电路可以当做全局复位,包括上电复位和按键复位,也有说法是这个做按键复位,上电复位还是利用内部计数器完成,不知道哪种合适点。
我们老师说用外部RC做上电复位,因为内部计数器初始状态没法确定,不可靠。但是我发现fpga从上电到prom加载完成其实还是用了不少时间的,如果上电复位用外部rc电路,会不会出现程序还没加载完成,外部rc就已经稳定在逻辑高电平,这样外部上电复位不就没用了吗?难道说上电复位确实用内部计数器产生要可靠?
请有经验的大牛给点意见,小弟感激不尽!

相关帖子

沙发
3008202060| | 2016-4-16 00:33 | 只看该作者
我觉得就用内部计数器复位就行 我一直这样用也没啥问题  别复位pll

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

7

主题

32

帖子

1

粉丝