打印

FPGA 在EMC静电实验时出现的问题.

[复制链接]
2885|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
work12580|  楼主 | 2009-11-29 21:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
txrfid| | 2009-11-30 20:27 | 只看该作者
这个问题等有关专家来回答!!

使用特权

评论回复
板凳
MASASHINAKAYAMA| | 2009-12-1 11:49 | 只看该作者
外壳接地如何?

使用特权

评论回复
地板
fasionlei| | 2009-12-1 13:09 | 只看该作者
:)

使用特权

评论回复
5
work12580|  楼主 | 2009-12-5 21:11 | 只看该作者
3楼兄弟所说的,是个重要考虑因素,静电试验,外壳的良好接地非常重要。
   曾经因没有将设备外壳没有接大地,看见板子上的器件的焊盘间有电火花(其中一个焊盘与外壳连接)

使用特权

评论回复
6
work12580|  楼主 | 2009-12-5 21:14 | 只看该作者
为ALTERA EP1C6在静电时出现的问题,折腾了一个多月,经过多次试验和折磨,逐渐有点经验和办法了。
] 如果哪位有类似的经历,欢迎加入讨论。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

4

主题

8

帖子

1

粉丝