MOS管导通条件理解，求大神指导

只看该作者 · 2016-4-14 13:27

众所周知，PMOS管是低电平导通，这个“低电平”是有什么样的范围？如果在PMOS管的栅极连接GND，但是在源极连接一个数字信号(高电平为10V，低电平为-5V，占空比为50%)，请问在PMOS管的漏极输出波形是什么样的？高低电平的电压分别为多少？

3万 · 2016-4-14 13:54

PMOS增强管通导条件：uG-uS<0 , 且 |uG-uS|>|uGS(th)|

只看该作者 · 2016-4-14 14:05

dirtwillfly 发表于 2016-4-14 13:54
PMOS增强管通导条件：uG-uS|uGS(th)|

这个导通我也了解到了，但是像我前面说的，当我UG=0，US=-5V 时，请问 PMOS还是导通么？

2万 · 2016-4-14 18:18

SevinYoung 发表于 2016-4-14 14:05
这个导通我也了解到了，但是像我前面说的，当我UG=0，US=-5V 时，请问 PMOS还是导通么？ ...

不能

只看该作者 · 2016-4-14 22:56

lyjian 发表于 2016-4-14 18:18
不能

如果此时不能导通，那请问，漏极的电位应为多少？

2万 · 2016-4-15 12:24

SevinYoung 发表于 2016-4-14 22:56
如果此时不能导通，那请问，漏极的电位应为多少？

只有你自己知道

只看该作者 · 2016-4-15 14:33

lyjian 发表于 2016-4-15 12:24
只有你自己知道

好的吧，不过谢谢您的帮忙

3万 · 2016-4-15 15:37

你用的什么型号？查查手册就知道了

只看该作者 · 2016-4-15 17:46

dirtwillfly 发表于 2016-4-15 15:37
你用的什么型号？查查手册就知道了

我使用的是NTLJD3119C-D ，这个信息在datasheet中哪里有标示？

只看该作者 · 2016-4-19 21:09

PMOS不是低电平导通，而是当门极与源极为反响电压，并且电压差大于导通门限时导通。提问中当源极为10伏时，满足上述导通条件，应该会导通；源极-5伏时，不能导通。至于能否持续导通及漏极电压，取决于源极和漏极的电路链接，比如有没有串接电阻，阻值大小，要具体情况具体分析

只看该作者 · 2016-4-25 17:03

一般直接上图吧

只看该作者 · 2016-5-4 22:19

superhardware 发表于 2016-4-19 21:09
PMOS不是低电平导通，而是当门极与源极为反响电压，并且电压差大于导通门限时导通。提问中当源极为10伏时， ...

谢谢朋友的解释

听你的解释，我对PMOS的理解有新的进度了！

只看该作者 · 2016-5-4 22:20

bingg 发表于 2016-4-25 17:03
一般直接上图吧

没有图只是在学习PMOS时，遇到的问题