发新帖我要提问
返回列表
打印

如何得到低频时钟信号

[复制链接]
1478|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
hank2014|  楼主 | 2016-4-18 16:49 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
低频, 时钟信号, hz, spartan, spartan6
使用的是spartan6，晶振是50MHz，需要得到1MHz的信号，如何才能得到呢？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
xmar| | 2016-4-18 17:15 | 只看该作者
module 50mto1m(clk, fout);
  input clk;
   
  output fout;
  reg fout;
  reg [6:0] count=0;
  
  always @(posedge clk)
    begin
      count <= count + 1;
      if(count == 1)
        fout <= 0;
      else if(count == 25)
        fout <= 1;
      else if(count == 50)
        count <= 0;
    end
  
endmodule

使用特权

评论回复 赏
板凳
玄德| | 2016-4-18 21:15 | 只看该作者
xmar 发表于 2016-4-18 17:15
module 50mto1m(clk, fout);
  input clk;
   


这鱼基本被送完了。
哈

提醒LZ，再加上复位就全了。


使用特权

评论回复 赏
地板
hank2014|  楼主 | 2016-4-19 08:27 | 只看该作者
xmar 发表于 2016-4-18 17:15
module 50mto1m(clk, fout);
  input clk;
   

非常感谢xmar的回复，很详细。这种分频计数的方式很普遍。我的应用是：通过50MHz的时钟信号，得到1MHz的低频时钟信号，这个1MHz的时钟信号在程序中要用作时钟，我的疑惑就是：用这种分频计数得到的低频时钟可以用作时间基准吗？

使用特权

评论回复 赏
5楼
xmar| | 2016-4-19 08:31 | 只看该作者
时间基准最好用FPGA内部锁相环更好。时钟抖动更小。

使用特权

评论回复 赏
6楼
hank2014|  楼主 | 2016-4-19 08:45 | 只看该作者
xmar 发表于 2016-4-19 08:31
时间基准最好用FPGA内部锁相环更好。时钟抖动更小。

说得太对了，用这种分频计数的方式，最担心的就是时钟的抖动和延迟，所以，很担心这种效果。问题是：赛灵思spartan6如何用PLL得到低频1MHz的时钟信号呢？ 谢谢！

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

hank2014

12

主题

29

帖子

0

粉丝