IR2110全桥驱动的波形

登录 · 发表于 2016-4-21 15:37

本帖最后由平漂流于 2016-4-21 15:40 编辑

菜鸟想用IR2110S驱动IRF840，低端是正常的放大，但是高端输出的波形就有问题了，原理图跟波形图如下，波形图中的1通道是IR2110的高端的输入，2通道是高端的输出，3通道是低端的输入，4通道是低端的输出，

发表于 2016-4-21 18:48

最好上原理图。
另外IR2110不能做全桥驱动，datasheet很明确HIGH AND LOW SIDE DRIVER

发表于 2016-4-21 19:30

波形是对的。

发表于 2016-4-21 19:33

抱歉，好像低端的输出不对

发表于 2016-4-21 19:35

你应当说明白，“高端的输出”、“低端的输出”究竟是驱动器的输出还是MOS管的输出。
如果你说的是驱动器的输出，那么波形可能全是对的。
如果说的是MOS管的输出，那么低端可能有问题。

发表于 2016-4-22 15:19

戈卫东发表于 2016-4-21 19:35
你应当说明白，“高端的输出”、“低端的输出”究竟是驱动器的输出还是MOS管的输出。
如果你说的是驱动器的 ...

那波形全是驱动器IR2110的输出波形（因为它的高端输出不能单独测量，要在HO和LO两端接上MOS管，才能输出）。没有测MOS管的输出（MOS管的输出，是指的源极？），另外，请问一下，为什么是MOS管输出的话，低端的就有问题？

发表于 2016-4-22 15:20

戈卫东发表于 2016-4-21 19:33
抱歉，好像低端的输出不对

为什么低端的输出有问题？

发表于 2016-4-22 15:22

戈卫东发表于 2016-4-21 19:30
波形是对的。

那为什么高端HO的输出的下降沿有台阶列？大神，求指导

登录 · 发表于 2016-4-22 15:40

平漂流发表于 2016-4-22 15:22
那为什么高端HO的输出的下降沿有台阶列？大神，求指导

原理图如上，上面那个IR2110S的HIN与下面那个IR2110S的LIN同接一个PWM波，上面的LIN与下面的HIN同接另外一个PWM波。两个PWM波有死区。

发表于 2016-4-22 18:33

中间台阶是受负载影响。高端是浮动的，它的电压随负载变化。

发表于 2016-4-22 19:31

戈卫东发表于 2016-4-22 18:33
中间台阶是受负载影响。高端是浮动的，它的电压随负载变化。

支持。死区时间造成，此时下管还没有导通。

发表于 2016-4-22 19:35

平漂流发表于 2016-4-22 15:40
原理图如上，上面那个IR2110S的HIN与下面那个IR2110S的LIN同接一个PWM波，上面的LIN与下面的HIN同接另外 ...

没有必要加D1等二极管，IC有死区时间控制，先关闭，后开启的机制。

发表于 2016-4-25 11:03

zyj9490 发表于 2016-4-22 19:35
没有必要加D1等二极管，IC有死区时间控制，先关闭，后开启的机制。

“IC有死区时间控制，先关闭，后开启的机制”？您是指的是IR2110S的SD端？还是其他的意思？IR2110S的内部结构，我没看懂，不过，我自己调试电路板的时候，D1，D5，D6，D10(栅极电阻并联的二极管，加快mos管的开关速度)，我没加上去，觉得出来的结果加与不加没什么区别

发表于 2016-4-25 11:37

平漂流发表于 2016-4-25 11:03
“IC有死区时间控制，先关闭，后开启的机制”？您是指的是IR2110S的SD端？还是其他的意思？IR2110S的内部 ...

SD指的SHUT DOWN,关闭IC功能，死区控制目的是为了避上下管直通的风险。有内部死区控制电路固定了。

登录 · 发表于 2016-4-25 15:01

zyj9490 发表于 2016-4-25 11:37
SD指的SHUT DOWN,关闭IC功能，死区控制目的是为了避上下管直通的风险。有内部死区控制电路固定了。 ...

大神，我是将一个50KHZ的方波，经过一个74HC02或非门，得到两个反向的，且有死区的PWM波。然后一路进入HIN，另一路进入LIN，您说的那个“有内部死区控制电路固定了”，那么我们在两个输入的PWM波设置死区，加上这个IC内部有死区，一起作用的吗？（PS，IR2110S内部原理图中的LO端的那个“延时”模块，就是您说的内部死区控制电路？）

发表于 2016-4-25 15:12

是的

发表于 2016-4-25 15:13

zyj9490 发表于 2016-4-22 19:31
支持。死区时间造成，此时下管还没有导通。

我的IR2110S的低端输出LO不接MOS时，是正常放大的；然后，高端的输出HO，不接MOS时，输出就是一个高电平，而这个高电平的幅度，恰巧是我上传的那个波形图中的2通道的下降沿的那个梯形的幅度，因此，我想问的问题就是，HO的输出的波形的下降沿的梯形刚好持续到LO驱动的MOS管打开，然后就关断，这是为什么？是IR2110自动把它关断的吗？

发表于 2016-4-25 15:16

本帖最后由 zyj9490 于 2016-4-25 15:22 编辑

平漂流发表于 2016-4-25 15:13
我的IR2110S的低端输出LO不接MOS时，是正常放大的；然后，高端的输出HO，不接MOS时，输出就是一个高电平 ...

不明白你说的什么意思？高电平的过渡平台，是上管已关闭，下管还没有导通，由分布电容的储存的电量无处放掉造成的，此时属于浮置状态。

发表于 2016-4-25 15:16

戈卫东发表于 2016-4-22 18:33
中间台阶是受负载影响。高端是浮动的，它的电压随负载变化。

您说的那个“负载”是什么？然后您说的那个“高端是浮动的”又是什么意思啊？我是菜鸟，请解释，要是您觉得不好解释，发个相关资料的连接，我自己看也行

发表于 2016-4-25 15:24

平漂流发表于 2016-4-25 15:16
您说的那个“负载”是什么？然后您说的那个“高端是浮动的”又是什么意思啊？我是菜鸟，请解释，要是您觉 ...

不要下管，在上管VS处接一个下拉电阻，会不会存在过渡平台呢？你试了没有。

[电路/定理] IR2110全桥驱动的波形

本帖子中包含更多资源

相关帖子

本帖子中包含更多资源

本帖子中包含更多资源

浏览过的版块

技术领袖奖章

湍急之河流

十世金身

精华达人奖章

技术奇才奖章

奔腾之江水

七世轮回

精英会员奖章

沉静之湖泊

突出贡献奖章