【TI DSP分享季】+DSP硬件开发设计中的基本问题及解决

只看该作者 · 2016-4-23 11:13

如题，这个问题或许比较常见，但是在这里我还是就几个主要的问题跟大家一块的探讨并解决的，都是再设计方案的时候需要注意的:

只看该作者 · 2016-4-23 11:18

1.如何测量晶振频率
晶振在设计中是不可缺少的，在设计或调试中若要看看你选的晶振是否合乎要求或者是否正常工作以及晶振的频率是否如资料介绍中所描述的，这个就需要我们进行检测的，常见的办法（建议）如下：
（1）最简捷、准确的方法就是：“用频率计”；
（2）用示波器测量晶振输出信号的重复周期，再反算出来。如：0.1uS-->10MHz,62.5nS-->16MHz；
（3）OSC1与OSC2中至少有一点（对地仅有十几pF的电容）是负担不动示波器的探头（X1---1Mohm//20-45pF或X10---10Mohm//12-18pF）或频率计的电缆（100Kohm//20-45pF等）的。连接以后不是停振，就是频率跑了（改变很大）。而且被测频率越高，越严重（电容阻抗越小并严重衰减信号的幅度）。因此，通常可以测量振荡放大器或振荡非门的（低阻）输出端或经过一两级缓冲后的输出端；
（4）方波是由相同频率的基波与基波的高次正弦谐波叠加而成。因示波器带宽不够高，很多高次正弦谐波被衰减掉了。于是只能将基（频正弦）波显示出来。但并不影响测量信号频率。

只看该作者 · 2016-4-23 11:20

2.  5V/3.3V如何混接
这个是根据你所选择的芯片级外设所决定的了，但是不同电压等级见得连接问题是非常重要的。该怎样解决？
  （ 1)DSP输出给5V的电路（如D/A），无需加任何缓冲电路，可以直接连接。
  （2)DSP输入5V的信号（如A/D），由于输入信号的电压>4V，超过了DSP的电源电压，DSP的外部信号没有保护电路，需要加缓冲，如74LVC245等，将5V信号变换成3.3V的信号。
（3)仿真器的JTAG口的信号也必须为3.3V，否则有可能损坏DSP。

只看该作者 · 2016-4-23 11:21

这里额外的提一个反战趋势的，就是为什么现在DSP越来越多的从5V发展成3.3V的——超大规模集成电路的发展从1um，发展到目前的0.1um，芯片的电源电压也随之降低，功耗也随之降低。DSP也同样从5V发展到目前的3.3V，核心电压发展到1V。目前主流的DSP的外围均已发展为3.3V，5V的DSP的价格和功耗都价格，以逐渐被3.3V的DSP取代。

只看该作者 · 2016-4-23 11:24

3. 为什么要片内RAM大的DSP效率高
这个问题对DSP设计开发时的选型很关键的，片内RAM同片外存储器相比，有以下优点：
(1)片内RAM的速度较快，可以保证DSP无等待运行。
(2)对于C2000/C3x/C5000系列，部分片内存储器可以在一个指令周期内访问两次，使得指令可以更加高效。
(3)片内RAM运行稳定，不受外部的干扰影响，也不会干扰外部。
(4)DSP片内多总线，在访问片内RAM时，不会影响其它总线的访问，效率较高。

只看该作者 · 2016-4-23 11:26

4.如何选择DSP
这个还是回到DSP的选型上了的，以下几点参考意见的很好：
(1)速度： DSP速度一般用MIPS或FLOPS表示，即百万次/秒钟。根据您对处理速度的要求选择适合的器件。一般选择处理速度不要过高，速度高的DSP，系统实现也较困难。
(2)精度： DSP芯片分为定点、浮点处理器，对于运算精度要求很高的处理，可选择浮点处理器。定点处理器也可完成浮点运算，但精度和速度会有影响。
(3)寻址空间：不同系列DSP程序、数据、I/O空间大小不一，与普通MCU不同，DSP在一个指令周期内能完成多个操作，所以DSP的指令效率很高，程序空间一般不会有问题，关键是数据空间是否满足。数据空间的大小可以通过DMA的帮助，借助程序空间扩大。
(4)成本：一般定点DSP的成本会比浮点DSP的要低，速度也较快。要获得低成本的DSP系统，尽量用定点算法，用定点DSP。
(5)实现方便：浮点DSP的结构实现DSP系统较容易，不用考虑寻址空间的问题，指令对C语言支持的效率也较高。
(6)内部部件：根据应用要求，选择具有特殊部件的DSP。如：C2000适合于电机控制；OMAP适合于多媒体等。

只看该作者 · 2016-4-23 11:28

5. JTAG头的调试使用会遇到的一些问题：
(1) DSP的CLKOUT没有输出，工作不正常。
(2)Emu0，Emu1需要上拉，推荐4.7k或10k电阻。
(3)TCK的频率应该为10M。
(4)在3.3V DSP中，PD脚为3.3V 供电，但是仿真器上需要5V电压供电，所以PP仿真器盒上需要单独供电。
(5)仿真多片DSP。在使用菊花链的时候，第一片DSP的TDO接到第二片DSP的TDI即可。注意当串联DSP比较多的时候，信号线要适当的增加驱动。

只看该作者 · 2016-4-23 11:33

6. 使用电平转换的必要性及怎样使用电平转换
这个问题在很多其他MCU的设计中经常出现的，也是很必要的：
（1) DSP系统中难免存在5V/3.3V混合供电现象;
（2)I/O为3.3V供电的DSP，其输入信号电平不允许超过电源电压3.3V;
（3)5V器件输出信号高电平可达4.4V;
（4)长时间超常工作会损坏DSP器件;
（5)输出信号电平一般无需变换。
那么又怎样去设计使用好电平转换的呢——

只看该作者 · 2016-4-23 11:34

这个需要参考下下边的：
（1）总线收发器（Bus Transceiver）：
常用器件： SN74LVTH245A（8位）、SN74LVTH16245A（16位）
特点：3.3V供电，需进行方向控制，
延迟：3.5ns，
驱动：-32/64mA，
输入容限：5V
应用：数据、地址和控制总线的驱动
（2）总线开关（Bus Switch）
常用器件：SN74CBTD3384（10位）、SN74CBTD16210（20位）
特点：5V供电，无需方向控制
延迟：0.25ns，驱动能力不增加
应用：适用于信号方向灵活、且负载单一的应用，如McBSP等外设信号的电平变换
（3）2选1切换器（1 of 2 Multiplexer）
常用器件：SN74CBT3257（4位）、SN74CBT16292（12位）
特点：实现2选1，5V供电，无需方向控制
延迟：0.25ns，驱动能力不增加
应用：适用于多路切换信号、且要进行电平变换的应用，如双路复用的McBSP 4,CPLD 3.3V供电，但输入容限为5V，并且延迟较大：＞7ns，适用于少量的对延迟要求不高的输入信号 5,电阻分压 10KΩ和20KΩ串联分压，5V×20÷（10＋20）≈3.3V