21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › lattice cpld 上电时候的输入状态
返回列表 发新帖我要提问

lattice cpld 上电时候的输入状态

[复制链接]
4317|1
 楼主| 程序匠太 发表于 2009-12-17 18:57 | 显示全部楼层 |阅读模式
CPLD, lattice, 芯片, 管脚, 封装
各位大侠，我第一次使用lattice的CPLD , 由于另外的有一个芯片BGA封装已经焊接到板子上了，现在要把CPLD焊接上，但是不清楚未加载程序的时候这个CPLD管脚的状态，如果是输入为低的话就麻烦了。这样一上电，还来不及配置程序就可能把另外的芯片给烧毁， 请问， LATTICE 的 CPLD 上电时候管脚的状态？ 要是输入高阻最好了，谢谢
回复

收藏 举报

相关帖子
yxwsz 发表于 2009-12-17 22:59 | 显示全部楼层
没有配置的时候是高阻的
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

程序匠太
个人签名：我比程序匠人横一些,同时也比他多了一点.

13

主题

45

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部