发新帖我要提问
返回列表
打印

求助

[复制链接]
1886|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
wutianming|  楼主 | 2009-12-24 15:23 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
数据类型, verilog, Wire, verilog程序, verilo
在verilog程序中，数据类型wire和reg有什么本质的区别！在同一个程序中为什么数据类型不同会出现不同的综合结果！！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
wutianming|  楼主 | 2009-12-24 15:25 | 只看该作者
程序为：
module ALU(out,select,a,b);
reg[4:0] out;
wire[2:0] select;
wire[3:0] a,b;
input select,a,b;
output out;
always @(a or b )
begin
case(select)
3'b000: out=a;
3'b001: out=a+b;
3'b010: out=a-b;
3'b011: out=a/b;
3'b100: out=a%b;
3'b101: out=a<<1;
3'b110: out=a>>1;
3'b111: out=a>b;
default: out=5'bz;
endcase
end
endmodule
当a,b改为reg型时综合结果是不一样的，求助！！！

使用特权

评论回复 赏
板凳
webberc| | 2009-12-24 15:33 | 只看该作者
wire是线网类型，reg是寄存器。只有reg才能在always模块内赋值

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

wutianming
个人签名：想学习的菜鸟

1

主题

2

帖子

0

粉丝