打印
[Actel FPGA]

实验找到AD无法仿真的原因

[复制链接]
1800|9
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
6019赵文|  楼主 | 2009-12-27 21:41 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我通过下面的连接,下载到Actel公司自己做的电压、温度检测例程,也就是那个模拟信号仿真PDF教程中所用的例程
[url=http://www.actel.com/documents/VT_Mon_vlog.zip]http://www.actel.com/documents/VT_Mon_vlog.zip[/url]
大家也可以下一个下来
解压后,找到run.do、wave.do两个文件,用编辑器打开,修改fusion库的路径。然后打开libero,在编辑环境中打开file菜单,进入工程设置选项修改fusion的仿真库路径。
注意:只能修改这些路径设定,不要重新生成core!很重要。
正常来说,这时候libero已经装载好波形文件了。用modelsim进行综合前仿真、后仿真。这时会弹出警告对话框,说有些核已经过时(AD的核)。别管他,继续仿真。这样情况下modelsim的仿真结果是完全正确的。

好,现在大家可以尝试,把AD的核重新生成,这时libero会要求你重新生成flashmemory,照办。重新生成两个核之后,如果你再次打开modelsim进行综合前仿真、后仿真,你会发现,仿真结果将变得完全不同,而且波形是完全不正常的。
虽然说仿真的结果是错误的,但是并不能说明下载到板子上面也照样出错。这个大家可以验证一下。个人认为下载到板子上是能够跑起来的。

补充一下,我在libero 8.4和8.5下面都实验过,症状完全相同。而Actel这个例程是在7.3版本下开发的。
这样一来,对采用了AD的那些小组,无法进行AD的仿真,导致开发过程将相当痛苦,严重减慢了开发的进度。

相关帖子

沙发
6019赵文|  楼主 | 2009-12-27 21:41 | 只看该作者
补充一下,上文中的例程是Verilog的。

如果要下载VHDL版本的请下载http://www.actel.com/documents/VT_Mon_vhd.zip

使用特权

评论回复
板凳
huzixian| | 2009-12-28 13:42 | 只看该作者
好东西,学习了

使用特权

评论回复
地板
huamunv| | 2009-12-29 23:33 | 只看该作者
值得一看

使用特权

评论回复
5
liliang9554| | 2009-12-30 00:03 | 只看该作者
楼主不错,直接发了下载的链接,不用我们进去找了

使用特权

评论回复
6
linhai1986| | 2009-12-30 00:17 | 只看该作者
看看

使用特权

评论回复
7
linux1| | 2009-12-30 11:58 | 只看该作者
楼主好人,学习了!

使用特权

评论回复
8
五谷道场| | 2009-12-30 21:46 | 只看该作者
恩,做的链接直接下载不错

使用特权

评论回复
9
yoyowodeai| | 2009-12-30 22:41 | 只看该作者
不错,顶

使用特权

评论回复
10
思行合一| | 2010-1-3 16:40 | 只看该作者
楼主做的链接真不错

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

350

主题

1515

帖子

1

粉丝