发新帖我要提问
返回列表
打印
[Actel FPGA]

Dynamic PLL 的分辨率以及建立时间？

[复制链接]
1818|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
手写识别|  楼主 | 2010-1-4 15:56 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
dynamic, PLL, ic
请教 Dynamic PLL 的分辨率以及建立时间？ 请高手帮忙！

使用特权

评论回复 赏

相关下载

相关帖子

沙发
beny5566| | 2010-1-4 20:21 | 只看该作者
印象中锁相环在成功锁相后可以输出一个信号，
具体的分辨率和建立时间得看datasheet吧

使用特权

评论回复 赏
板凳
lobby| | 2010-1-4 20:44 | 只看该作者
基于FPGA（Actel）的PLL动态配置设计与实现，
你可以去网上搜一下这篇论文看看，
可能会有帮助。

使用特权

评论回复 赏
地板
xiaoxin1986| | 2010-1-6 00:21 | 只看该作者
这个应该在DATASHEET里有的吧

使用特权

评论回复 赏
5楼
3B1105| | 2010-1-6 22:41 | 只看该作者
楼上正解

使用特权

评论回复 赏
6楼
yoyowodeai| | 2010-1-7 22:39 | 只看该作者
俺是个菜鸟，怎样创建Dynamic PLL?能否发个实例

使用特权

评论回复 赏
7楼
手写识别|  楼主 | 2010-2-24 00:35 | 只看该作者
懂了，谢谢你们！谢谢NXP论坛

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手写识别

65

主题

361

帖子

1

粉丝