21ic电子技术开发论坛 › 已关闭版块 › ZLG › Dynamic PLL 的分辨率以及建立时间？
返回列表 发新帖我要提问

[Actel FPGA] Dynamic PLL 的分辨率以及建立时间？

[复制链接]
2714|6
 楼主| 手写识别 发表于 2010-1-4 15:56 | 显示全部楼层 |阅读模式
dynamic, PLL, ic
请教 Dynamic PLL 的分辨率以及建立时间？ 请高手帮忙！
回复

收藏 举报

相关帖子
beny5566 发表于 2010-1-4 20:21 | 显示全部楼层
印象中锁相环在成功锁相后可以输出一个信号，
具体的分辨率和建立时间得看datasheet吧
回复

收藏 举报

lobby 发表于 2010-1-4 20:44 | 显示全部楼层
基于FPGA（Actel）的PLL动态配置设计与实现，
你可以去网上搜一下这篇论文看看，
可能会有帮助。
回复

收藏 举报

xiaoxin1986 发表于 2010-1-6 00:21 | 显示全部楼层
这个应该在DATASHEET里有的吧
回复

收藏 举报

3B1105 发表于 2010-1-6 22:41 | 显示全部楼层
楼上正解
回复

收藏 举报

yoyowodeai 发表于 2010-1-7 22:39 | 显示全部楼层
俺是个菜鸟，怎样创建Dynamic PLL?能否发个实例
回复

收藏 举报

 楼主| 手写识别 发表于 2010-2-24 00:35 | 显示全部楼层
懂了，谢谢你们！谢谢NXP论坛
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手写识别

65

主题

361

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部