打印
[Actel FPGA]

关于引脚的设置

[复制链接]
3586|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
S3C2440|  楼主 | 2010-1-9 20:35 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
在设置引脚时,出现以下情况:其中clk_out是PLL的输出,我用来做另一个模块的输入,这里提示没有设置?

Error: PLC002: No legal assignment exists for global net clk_out.
Error: PLC003: No legal global assignment could be found because of complex region and/or IO technology constraints.
Error: PLC005: Automatic global net placement failed.

其它两个就不知道是什么原因了。

  谢谢。。
查了一下,解决方案是:

  请把clk_out连接到全局引脚上面去(以GC或GF开头的引脚标号)
              但是想问下,我这个是中间的变量,不是要输出来的呀?还是不明白。

相关帖子

沙发
六楼的窗户| | 2010-1-9 20:38 | 只看该作者
请你把包含复位和时钟的所有锁定的引脚列出来

使用特权

评论回复
板凳
S3C2440|  楼主 | 2010-2-24 14:02 | 只看该作者
可以试试!

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

95

主题

400

帖子

1

粉丝