发新帖我要提问
返回列表
打印
[Actel FPGA]

modelsim仿真问题～

[复制链接]
1829|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
想实习去|  楼主 | 2010-1-10 17:32 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
仿真, modelsim, ADI, AD, IO
你好！
在仿真的时候，modelsim 总是提示如下问题:
# ** Error: (vsim-3170) Could not find 'E:\VT_Mon_vlog\simulation\presynth.testbench'.
# Error loading design
# Error: Error loading design
#        Pausing macro execution
# MACRO ./run.do PAUSED at line 36
请问为什么？非常感谢～

使用特权

评论回复 赏

相关下载

相关帖子

沙发
6019实验室| | 2010-1-10 17:33 | 只看该作者
把你的testbench.v的Module名字改为testbench

使用特权

评论回复 赏
板凳
loveforever| | 2010-1-12 19:44 | 只看该作者
把你的testbench.v的Module名字改为testbench
6019实验室 发表于 2010-1-10 17:33

一定要这样吗，感觉很奇怪啊。

使用特权

评论回复 赏
地板
贾君鹏子| | 2010-1-12 19:48 | 只看该作者
我看没这个比要把

使用特权

评论回复 赏
5楼
想实习去|  楼主 | 2010-2-24 17:10 | 只看该作者
有这个必要啊！哈哈！

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

想实习去

111

主题

500

帖子

1

粉丝