D触发器问题

只看该作者 · 2010-1-11 14:13

电路和输入信号波形如下图,请问在A点,CLR端变高之后,这时CLK的输入仍然为高电平,请问,输出Q在A点之后的输出是高电平还是低电平?

只看该作者 · 2010-1-11 14:25

谢谢!

2万 · 2010-1-11 16:16

CLR触发后自然输出Q为低。

1万 · 2010-1-11 20:17

输出好像是在CLK的上升沿才改变吧。

2万 · 2010-1-11 22:48

D触发器的CLR（或Reset）和PRE（或Set）的作用是直接的，不用CLK触发。

只看该作者 · 2010-1-12 00:24

看看它的真值表就可以了知道结果了

只看该作者 · 2010-1-12 09:14

真值表见附件.可是真值表里没有A点以后的这种情况,即: PRE =1 , CLR =1 , CLK=1;

我觉得Q的输出应该 0 ,但是不确定.

2万 · 2010-1-12 09:24

注意真值表中的X，它表示任何情况（或对此信号不予考虑）。那就是说明此时Q，~Q完全取决PRE和CLR的搭配关系，即：

PRE = 0，CLR = 1 时，Q = 1，~Q = 0
PRE = 1，CLR = 0 时，Q = 0，~Q = 1

其中1代表高电平，0代表低电平。

只看该作者 · 2010-1-12 12:11

现在讨论的是A点以后Q的电平是1还是0

A点以后: PRE =1 , CLR =1 , CLK=1,这时Q的电平是1还是0?

2万 · 2010-1-12 13:01

维持不变，就是0。