发新帖我要提问
返回列表
打印

这几句VHDL语句啥意思？

[复制链接]
2320|8
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
nbziwei|  楼主 | 2010-1-11 23:17 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
VHDL, ev, dc, AN
if clk'event and clk= '1' then
rxd2 <= rxd1 ;
rxd1 <= rxd ;
end if;

上述主要实现什么功能？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
不爱说话| | 2010-1-12 21:12 | 只看该作者
在clk信号的上升沿，将rxd1的值赋给rxd2，rxd的值赋给rxd1

使用特权

评论回复 赏
板凳
xubaoyu| | 2010-1-14 20:51 | 只看该作者
很简单的语句:)

使用特权

评论回复 赏
地板
onmyway12| | 2010-1-25 18:39 | 只看该作者
就是两个D触发器，延时用的。

使用特权

评论回复 赏
5楼
xiaoxuan_dy| | 2010-1-26 17:05 | 只看该作者
也可能是异步时钟域之间传递控制信号，同步用的。

使用特权

评论回复 赏
6楼
yanj121| | 2010-2-9 16:17 | 只看该作者
移位用的

使用特权

评论回复 赏
7楼
yixiupu0| | 2010-2-9 19:48 | 只看该作者
也可以是   用clk采样rxd的上升/下降沿

使用特权

评论回复 赏
8楼
zhang_2000| | 2010-2-22 11:40 | 只看该作者
2bit 的移位寄存器

使用特权

评论回复 赏
9楼
小伟哥1101| | 2010-2-24 21:18 | 只看该作者
是的，这个很基本的语法

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

nbziwei

2

主题

6

帖子

1

粉丝