我用读文件模式写得testbench，如下所示
process(sclk2,rst)
variable data : std_logic_vector(7 downto 0);
variable l : line;
file img : text open READ_MODE is "source_2139_2_8bits.txt";
。。。。。。
在仿真时，modelsim提示我
Failed to open VHDL file "source_field_1_8bits.txt" in rb mode.
#No such file or directory. (errno = ENOENT)
可是我已经将我所用到的数据文件放在了和testbench一样的目录下，求助这到底是怎么回事啊？
数据文件在actel的工程中，到底应该放在什么样的路径下？
谢谢 |
|
楼主
