打印
[Actel FPGA]

FPGA占空比

[复制链接]
1346|5
手机看帖
扫描二维码
随时随地手机跟帖
沙发
亦正亦邪| | 2010-1-17 15:57 | 只看该作者
不怎么懂,可否用上升沿来计数实现呢?你试试

使用特权

评论回复
板凳
6019实验室| | 2010-1-17 15:58 | 只看该作者
这个我不怎么懂,只是给个想法啊。
可否计数实现呢?
也就是第一个上升沿来时开始计数器1计数,下降沿来时停止计数器1计数,同时开始计数器2的计数,然后相比就可以得出来了吧
哈哈
抛砖引玉啊

使用特权

评论回复
地板
北京户口| | 2010-1-17 15:59 | 只看该作者
选用100M的工作频率.使用此时钟检测输入信号上升沿——上升沿检测模块.(用两级触发器就能做)

上升沿到达后使能高电平计数器(100m做时钟)开始计数。--计数器模块1

使用此时钟检测输入信号下降沿-----下降沿检测模块

下降沿到来后 停止 高电平计数器,启动低电平计数器————计数模块2

完成后,将两个计数器的结果分别取出,就是想要的数据了

使用特权

评论回复
5
swolf| | 2010-1-17 15:59 | 只看该作者
还好做吧,
你的系统时钟频率越高用计数器计数的精度也越高吗,
哈哈。

使用特权

评论回复
6
年轻不在| | 2010-1-17 15:59 | 只看该作者
hehe,方式很妙!

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

7

主题

94

帖子

1

粉丝