21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › Verilog实现勾股定理
返回列表 发新帖我要提问

[verilog] Verilog实现勾股定理

[复制链接]
1425|3
 楼主| 青柚子 发表于 2016-5-3 21:12 | 显示全部楼层 |阅读模式
verilog, verilo, ip
题目：完成这个公式的实现：x=max(|a|,|b|),y=min(|a|,|b|);                                             max[(1-1/8)x,+y/2,x]=D;
关键是必须只用三个flip-flop，求大神指教
回复

收藏 举报

相关帖子
cqugjw 发表于 2016-5-6 10:40 | 显示全部楼层
这个公式跟勾股定理有关系么？
max[(1-1/8)x,+y/2,x]=D;确定这个公式的逗号没有标错么？
回复

收藏 举报

cqugjw 发表于 2016-5-6 10:43 | 显示全部楼层
绝对值比较符号位，大小用减法然后比较符号位。
分数运算用移位。
回复

收藏 举报

abcdfff 发表于 2016-6-12 09:13 | 显示全部楼层
那个公式不明白
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

青柚子

10

主题

41

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部