请教学习FPGA中的2个问题

只看该作者 · 2010-2-22 21:45

1。如何测量FPGA的数据或者时钟在每个模块中到达时间和延迟。因为在系统设计的时候可能考虑布线因素造成的影响，需要对FPGA进行约束。
2。FPGA的寄存器，锁存器，触发器在VHD描述语言中有什么不一样的
就我看来都是用时钟边沿采样做触发进行变量赋值。

只看该作者 · 2010-3-3 19:20

这问题这么难么，还是我说的不清楚？

只看该作者 · 2010-3-4 23:40

找本书看看吧~

只看该作者 · 2010-3-15 22:09

本帖最后由 zifeiyuuuu 于 2010-3-15 22:12 编辑

我所知道的，锁存器电平触发，适合组合逻辑，
触发器边沿触发，适合时序逻辑，

触发器：能够存储一位信号的基本单元电路称为“触发器”；

锁存器：一位D触发器只能传送或存储一位数据，而在实际工作中往往希望一次传送或存储多位数据。为此可把多个D触发器的时钟输入端口CP连接起来，用一个公共的控制信号来控制，而各个数据端口仍然是各处独立地接收数据。这样所构成的能一次传送或存储多位数据的电路就称为“锁存器”。

寄存器：在实际的数字系统中，通常把能够用来存储一组二进制代码的同步时序逻辑电路称为寄存器。由于触发器内有**功能，因此利用触发器可以方便地构成寄存器。由于一个触发器能够存储一位二进制码，所以把n个触发器的时钟端口连接起来就能构成一个存储n位二进制码的寄存器。

区别：从寄存数据的角度来年，寄存器和锁存器的功能是相同的；它们的区别在于寄存器是同步时钟控制，而锁存器是电位信号控制。可见，寄存器和锁存器具有不同的应用场合，取决于控制方式以及控制信号和数据之间的时间关系：若数据有效一定滞后于控制信号有效，则只能使用锁；数据提前于控制信号而到达并且要求同步操作，则可用寄存器来存放数据。

只看该作者 · 2010-3-24 16:02

LZ在哪里看到锁存器是用时钟边沿采样的?
锁存器是电平触发;
触发器是边沿敏感.描述如下:
触发器的语言描述：
process(clk,d)
begin
if(clk'event and clk='1') then
  q<=d;
end process;
锁存器的语言描述：
process(en,d)
begin
  if en=’1’ then
   q<=d;
end if;
end process;

请教学习FPGA中的2个问题

相关下载

相关帖子

常驻人口

涓涓之细流