发新帖我要提问
返回列表
打印

请教DDR中ZQ校准的问题

[复制链接]
2544|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
shinekk|  楼主 | 2016-5-9 21:37 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
DDR, MOS, os, 电阻, AC
本帖最后由 shinekk 于 2016-5-9 21:46 编辑

ZQ校准中，与PMOS并联的多晶硅电阻略大于240欧姆，通过控制PMOS的导通来微调，从而使得整个并联支路的等效电阻与240欧姆相等。
请教一下，校准电路中PMOS的导通电阻是不是特别大？大概在什么范围?
还有一个问题比较好奇，为什么校准要用240欧姆，工艺问题，还是说更容易得到合适的数值？

使用特权

评论回复 赏

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

shinekk

7

主题

14

帖子

0

粉丝