发新帖我要提问
返回列表
打印
[FPGA]

FPGA正常操作关开机N次后，某些模块失灵

[复制链接]
896|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
meng219902|  楼主 | 2016-5-12 15:14 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 时钟, CRC, 开关, 引脚
求帮助
我想问一下，fpga上电后，加载出现问题了，我选择的是“重新加载”，这样对我的系统有什么影响吗？
还有就是crc_error那个引脚只要设置使能就能输出标志电平了吗？
我现在遇到当我重复开关机+操作后，几百次后某一次再次上电就会感觉到FPGA发送的数据不对了，让他操作复位，有的可以正常操作，有的就不听话了，就发固定的数据，不是随着我的操作命令走了。我用的都是一个时钟，时钟方面应该是没有问题。

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

meng219902

38

主题

908

帖子

14

粉丝