TSS721有自发自收现象怎么，求一抑制电路?

登录 · 发表于 2016-5-17 11:13

发表于 2016-5-17 11:46

你这个电路有问题吧
TXI 7 Data output inverted
TX 8 Data output
RX 12 Data input
RXI 13 Data input inverted
这两对差分信号你怎么连接在一起了呢?

发表于 2016-5-17 13:01

airwill 发表于 2016-5-17 11:46
你这个电路有问题吧
TXI 7 Data output inverted
TX 8 Data output

那个是选择性连接，怕信号反了，就都画出来了！

发表于 2016-5-17 14:46

从手册看: 这是个 MBUS 的总线转换器, 并不具有协议处理和数据处理功能.
所以你所说的自收自发应该是 MBUS 协议定义的, 那么你的软件可以过滤掉自收回来的数据的

发表于 2016-5-17 15:12

airwill 发表于 2016-5-17 14:46
从手册看: 这是个 MBUS 的总线转换器, 并不具有协议处理和数据处理功能.
所以你所说的自收自发应该是 MBUS ...

还有一点，如果用锁存器将发送与接收锁存，感觉可以吧！

登录 · 发表于 2016-5-17 16:17

数据手册:

由于是串行数据通信, 不合适使用锁存器
因为是使用 USART 协议, 你可以和 MCU 的 USART 口相连

发表于 2016-5-18 08:09

很好很好，学习学习

发表于 2016-5-18 14:22

airwill 发表于 2016-5-17 16:17
数据手册:

由于是串行数据通信, 不合适使用锁存器

主机的有没？？

发表于 2016-5-18 14:55

学习了！

发表于 2016-5-18 16:19

xiebiao1107 发表于 2016-5-18 14:22
主机的有没？？

这是个收发器, 也就是主从机都可以用, 我看你得好好读一读这手册

发表于 2016-5-18 21:06

这个是USB的设计的

发表于 2016-5-19 07:58

firstblood 发表于 2016-5-18 21:06
这个是USB的设计的

这是串口设计吧，和usb没关系的。

[技术求助] TSS721有自发自收现象怎么，求一抑制电路?