打印

通用数字块UDB作用是什么

[复制链接]
1957|24
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
上山砍老虎|  楼主 | 2016-5-21 21:32 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
通用数字块UDB作用是什么,不太了解这个模块
沙发
历史暴君| | 2016-5-21 21:34 | 只看该作者
UDB是由可编程逻辑PLD、结构逻辑(数据通道)和灵活的布线资源来提供在这些元件、I/O连接和其它外设之间的互联。

使用特权

评论回复
板凳
bboo| | 2016-5-21 21:35 | 只看该作者
说白了就相当于一个CPLD

使用特权

评论回复
地板
历史暴君| | 2016-5-21 21:35 | 只看该作者
最简单的功能是定时器、计数器、CRC生成器、PWM、死区生成器,通信功能包括UART、SPI、I2C。在可利用资源范围内,PLD块及其连接性,提供了全特性的通用可编程逻辑。

使用特权

评论回复
5
bboo| | 2016-5-21 21:36 | 只看该作者
       每个UDB中有两个小的PLD。这些块从布线阵列中提取输入,然后生成寄存的或者组合的积之和(SoP)逻辑,这些逻辑和寄存器用于实现状态机,控制数据通道的操作,条件输入和驱动输出。

使用特权

评论回复
6
历史暴君| | 2016-5-21 21:37 | 只看该作者
数据通路包含动态的可配置的ALU,两个先进先出的队列FIFO,比较器和条件生成。

使用特权

评论回复
7
bboo| | 2016-5-21 21:37 | 只看该作者
寄存器提供了一种方法,用于CPU固件和UDB操作交互和同步。控制寄存器驱动内部的布线,状态寄存器读内部的布线。

使用特权

评论回复
8
bboo| | 2016-5-21 21:37 | 只看该作者
UDB内的每个独立的块提供时钟选择和使能,复位选择

使用特权

评论回复
9
历史暴君| | 2016-5-21 21:38 | 只看该作者
PLD和数据通道有链接信号,使得相邻的模块能被链接,来创建更高精度要求的功能。

使用特权

评论回复
10
bboo| | 2016-5-21 21:38 | 只看该作者
UDB的I/O通过可编程的开关阵列(用于连接一个UDB内的块和阵列中的其它UDB)被连接到布线通道

使用特权

评论回复
11
历史暴君| | 2016-5-21 21:38 | 只看该作者
每个UDB中的所有寄存器和RAM,被映射到系统地址空间,能被作为8和16位的数据访问

使用特权

评论回复
12
关小波522| | 2016-5-21 21:43 | 只看该作者
       PLD模块基本的功能是实现逻辑表达式,状态机,序列器,查找表和解码器。

使用特权

评论回复
13
heping517| | 2016-5-21 21:44 | 只看该作者
在最简单的使用模型中,将PLD块作为一个独立运行的资源,在这个资源里综合生成通用RTL,并且进行映射。

使用特权

评论回复
14
heping517| | 2016-5-21 21:44 | 只看该作者
最普通和有效的使用模型是从PLD和数据通道的连接创建数字功能,在这个模型中,PLD只实现随机逻辑和功能的状态部分,而数据通道(ALU)实现更结构化的元件

使用特权

评论回复
15
关小波522| | 2016-5-21 21:45 | 只看该作者
PLD有12个输入,送入到8个乘积项。

使用特权

评论回复
16
quangg| | 2016-5-21 21:49 | 只看该作者
每个乘积项(AND功能)可以有1到12个输入,在一个给定的乘积项里,可以选择每个输入真值(T)或互补(C)。

使用特权

评论回复
17
heping517| | 2016-5-21 21:49 | 只看该作者
乘积项然后求和(OR功能)产生PLD输出。一个和可以来自1-8个乘积项。

使用特权

评论回复
18
zzzhui| | 2016-5-21 22:27 | 只看该作者
确实就是一个精简版的FPGA

使用特权

评论回复
19
zzzhui| | 2016-5-21 22:28 | 只看该作者
       12C4中的’C’表示OR门的宽度(在这种情况下宽度为8)是一个常数贯穿所有的输出(而不是可变的)。

使用特权

评论回复
20
engao| | 2016-5-21 22:31 | 只看该作者
可以根据PCB进行管脚的影射

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

36

主题

332

帖子

3

粉丝