PSoC5的编程和调试接口功能

发表于 2016-5-23 22:22

测试控制器;
Cortex-M3调试和跟踪;
非易失性存储器编程;

发表于 2016-5-23 22:22

PSoC5结构包括一个测试控制器

发表于 2016-5-23 22:23

SWD接口可以使用GPIO或者USB引脚；

发表于 2016-5-23 22:23

支持到调试主机的SWD接口；

发表于 2016-5-23 22:23

与PSoC5的调试模块接口用于访问芯片的剩余部分，用于对芯片编程和调试；

发表于 2016-5-23 22:29

SWD接口是由ARM公司开发出来的，目的是减少调试接口所使用的引脚数

发表于 2016-5-23 22:29

双向的数据线（SWDIO）。

发表于 2016-5-23 22:30

用于数据线的时钟信号（SWDCK）。

发表于 2016-5-23 22:34

包请求（Packet Request）：外部主机调试器向目标设备发送一个包请求信号

发表于 2016-5-23 22:34

确认响应（Acknowledge Response）：目标设备向主机发送一个响应信号；

发表于 2016-5-23 22:34

数据（Data）：当包请求跟一个确认响应后，传输数据：

发表于 2016-5-23 22:35

目标设备到主机-读请求后为-RDATA；

发表于 2016-5-23 22:41

目标设备到主机-读请求后为-RDATA；

发表于 2016-5-23 22:50

开始位（逻辑‘1’）初始化传输；

发表于 2016-5-23 22:51

APnDP位确定传输是一个访问端口访问（逻辑‘1’），还是一个调试端口访问（逻辑‘0’）。

发表于 2016-5-23 22:53

下一比特为RnW，‘1’表示从设备读；‘0’表示设备写；

发表于 2016-5-23 22:56

ADD为寄存器选择位，用于选择访问端口或者调试端

发表于 2016-5-23 23:05

Parity位是对APnDP，RnW和ADDR的奇偶校验位。如果这些位域的逻辑‘1’的个数为奇数，则该位为‘1’；否则为 ‘0’。

发表于 2016-5-23 23:10

如果奇偶位不正确，忽略头部（header），没有ACK响应；

发表于 2016-5-23 23:10

当主机检测到头部被忽略，在进行另外一次传输时，必须等待一个完整的读传输时间。