打印
[FPGA]

Xilinx FPGA入门连载78:LCD驱动说明

[复制链接]
868|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
Xilinx FPGA入门连载78LCD驱动说明
特权同学,版权所有
配套例程和更多资料下载链接:
http://pan.baidu.com/s/1jGjAhEm
1 功能简介
        LCD的接口时序波形如图所示。VSYNC是场同步信号,低电平有效,从时序图可以看出,VSYNC是每一场(即也可以理解为每送一幅完整图像)的同步信号;与此类似,HSYNC是行同步信号,也是在每一行数据传输的开始产生几个时钟周期的低脉冲。这两个信号用于同步当前的数据信号,根据固定的脉冲约定,我们在某些时钟上升沿前将图像数据送到数据总线上供LCD内部锁存。
D时序图中对应的时间参数。
信号
列项
标记
最小值
标准值
最大值
单位
Dclk
频率
Tosc
156
ns
最大时间
Tch
78
ns
最小时间
Tcl
78
ns
Data
建立时间
Tsu
12
ns
保持时间
Thd
12
ns
Hsync
周期
TH
408
Tosc
脉冲宽度
THS
5
30
Tosc
后沿
THB
38
Tosc
显示周期
TEP
320
Tosc
同步周期
THE
36
68
88
Tosc
前沿
THF
20
Tosc
Vsync
周期
TV
262
TH
脉冲宽度
TVS
1
3
5
TH
后沿
TVB
15
TH
显示周期
TVD
240
TH
前沿
TVF
2
4
TH

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

338

主题

338

帖子

28

粉丝