USB30 cyusb3014芯片利用sync slave fifo通信

只看该作者 · 2016-6-7 11:54

本帖最后由 gs850997871 于 2016-6-7 21:36 编辑

有谁知道slave fifo下通信的需要对固件进行哪些必要的设置呢？本人在此模式下进行和FPGA 通信，FPGA产生16位宽的递增数据，但抓到的却是每间隔16384个数据进行跳跃一次。MATLAB对抓到的数据进行绘图如下，
一直很困扰，不知道哪儿的问题导致这个问题，不知道sync slave fifo 模式下的缓存区切换有什么设置吗？有没有高手调试过这个啊

之前说的错误好像有点问题，不是问题的根源，前面说的错误是我从FPGA 发送连续的递增数让pc端去一次性抓取1M的数据来观察的发现数据好像是错位一样。

但是现在我只是循环的发送ox3ff，ox4000，ox4001，让pc去抓到的却是ox3fff，ox8000，ox8001.也就是发送数据到接收端就是错的而且所有的4xxx数据都会变成8xxx。

有没有人遇到过这个错误，是哪里没有配置好吗？第一次用slave fifo 模式进行传送数据，请教一下大家了

只看该作者 · 2016-6-7 21:38

自己顶一下了

只看该作者 · 2016-6-7 22:17

问题已解决结贴来了

USB30 cyusb3014芯片利用sync slave fifo通信

相关下载

相关帖子