发新帖我要提问
返回列表
打印

关于FPGA输出信号电特性的问题

[复制链接]
1731|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
guwu|  楼主 | 2010-3-8 19:50 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 输出信号, SLC, 电压, 电平
EPM7064SLC44-10工作电压5V，IO口输出高电平3.5V，这个是为什么，不是应该输出5V么？
请哪位哥哥姐姐指点指点

使用特权

评论回复 赏

相关下载

相关帖子
沙发
guwu|  楼主 | 2010-3-13 20:15 | 只看该作者
乍没人来指教指教啊

使用特权

评论回复 赏
板凳
zgl7903| | 2010-3-14 19:59 | 只看该作者
详细看PDF，上面的输出只给出了最低输出值，而且和输出电流有关
如果想达到5V，可以使用Open-Drain + pull-up resistor的方式

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

guwu

81

主题

308

帖子

1

粉丝