发新帖我要提问
返回列表
打印
[FPGA]

求助以太网相关IP核例化

[复制链接]
1159|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
3008202060|  楼主 | 2016-6-13 09:05 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
以太网, ip核, PLL, tc, 时钟
有人用过XIlinx的 Ethernet 1000BASE-X PCS/PMA or SGMII的IP和吗？想请教一下gt0_qplloutclk_in时钟和gt0_qplloutrefclk_in是谁的时钟，我看手册上说是 clock from PLL of GT common，但是我还是不懂；
另外mdc，mdio_i的信号是哪里来的 谢谢了啊

使用特权

评论回复 赏

相关下载

相关帖子
沙发
3008202060|  楼主 | 2016-6-13 09:30 | 只看该作者
自己顶一下

使用特权

评论回复 赏
板凳
feihufuture| | 2016-6-13 21:20 | 只看该作者
多看看资料！

使用特权

评论回复 赏
地板
ic12580| | 2016-6-14 09:26 | 只看该作者
@feihu，看来飞虎哥知道答案

使用特权

评论回复 赏
5楼
qianhaojie| | 2016-7-1 10:14 | 只看该作者
英语是最要命的，身有体会

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

3008202060

48

主题

200

帖子

1

粉丝