打印
[FPGA]

Vivado错误请教

[复制链接]
2049|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
3008202060|  楼主 | 2016-6-14 09:29 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
本人用Vivado2014.2例化了一个Ethernet 1000base-x pcs/pma的IP, 运行的时候一直报这个错误:
[Opt 31-67] Problem: A LUT2cell in the design is missing a connection on input pin I0, which is used bythe LUT equation. This pin has either been left unconnected in the design orthe connection was removed due to the trimming of unused logic. The LUT cellname

相关帖子

沙发
3008202060|  楼主 | 2016-6-14 09:34 | 只看该作者
自己顶一下

使用特权

评论回复
板凳
相思的泪| | 2016-6-14 10:32 | 只看该作者
支持一下哈

使用特权

评论回复
地板
Chaos_zc| | 2016-6-20 11:51 | 只看该作者
是不是有引脚没有分配

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

48

主题

200

帖子

1

粉丝