发新帖我要提问
返回列表
打印

想请教一个关于verilog代码的问题

[复制链接]
660|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jacobs|  楼主 | 2016-6-15 22:45 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
verilog, 代码, verilog代码, verilo
这个题的第三小小题是什么意思啊？我不是很懂他要求，有人可以写一下让我理解下吗？

QQ截图20160615224141.jpg (287.6 KB )

QQ截图20160615224141.jpg

使用特权

评论回复 赏

相关下载

相关帖子
沙发
dirtwillfly| | 2016-6-16 09:16 | 只看该作者
不懂verilog
但第三题的意思不难理解，就是一个校验和输出控制

使用特权

评论回复 赏
板凳
玄德| | 2016-6-22 09:13 | 只看该作者

前两题是设计局部电路，
第3题是总体电路。


使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jacobs

2

主题

2

帖子

0

粉丝