打印
[PADS]

将PADS LOGIC 画的原理图导入PADS LAYOUT

[复制链接]
1439|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
houjiakai|  楼主 | 2016-6-18 22:10 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
具体操作如下:

1> 打开需要进行处理的原理图文件,将用PADS LAYOUT新建一个空PCB文件并打开;
2> 然后在PADS LOGIC中,执行TOOLS -> LAYOUT NETLIST -> DESIGN -> ECO TO PCB;
3> 如果导入过程中发现错误,则会生成并自动打开一个.ERR后缀的错误报告文件;
4> 如果导入过程正确,则不会生成错误报告,并且在新建的PCB文件坐标原点处,就堆放好元件封装了

然后还有一个问题,在设计过程中,将原理图的电气连接更新到PCB文件后,如果需要中途对原理图中元件的封装进行更改,如何将更改后的元件封装更与同步至PCB呢?具体说明如下:
1> 在PADS LOGIC中,执行,TOOLS -> LAYOUT NETLIST -> PREFERENCES选项卡 -> COMPARE PCB DECAL ASSIGNMENT;
2> 然后,选择在DESIGN选项卡中,执行ECO TO PCB,则在PCB元件封装将被原理图中元件属性中封装列表的第一个封装形式更新。

相关帖子

沙发
gaochy1126| | 2016-6-30 19:49 | 只看该作者
1.进行DRC检查,看看有没有电气连接错误的,如果没有错误,进行下一步;2.生成网络表;3.确认你原理图中的所有元器件的PCB封装在layout中

使用特权

评论回复
评分
参与人数 1威望 +6 收起 理由
houjiakai + 6 很给力!
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

191

主题

5976

帖子

5

粉丝