本帖最后由 huhu2009 于 2010-3-10 21:45 编辑
计算公式：（HCLK=72MHz）
((ADDSET + 1) + (DATAST + 1)) × HCLK = max(tCYC, tCYC(READ))
DATAST × HCLK = tWRLW
校正公式：
DATAST = (tAVAQ + 36)/HCLK – ADDSET – 4
其中：
● tCYC, tCYC(READ)分别是所选芯片的写周期长度、读周期长度
● tWRLW是所选芯片的写信号持续长度
● tAVAQ为所选存储芯片访问过程中，从地址有效至数据有效的时间域
这里的tAVAQ到底是什么东西呀？
下面的图对应的ADDSET=0x01,DATAST=0x5，不知道怎么算的……
|
楼主
标题置顶
标题高亮
