21ic电子技术开发论坛 › 已关闭版块 › ZLG › [求助]综合时无法打开.sdc文件
返回列表 发新帖我要提问

[Actel FPGA] [求助]综合时无法打开.sdc文件

[复制链接]
2218|6
 楼主| huzixian 发表于 2010-3-10 23:04 | 显示全部楼层 |阅读模式
dc, sd, TE, create, ck
综合完成后无错误提示，但无法打开.sdc文件，提示
At line 5 while processing "E:/Actelprj/100K_PWM/synthesis/top_sdc.sdc"
invalid command name "create_clock"
第五行提示：create_clock -period 4.000000 -waveform {0.000000 2.000000} clk_48M，请问这是怎么回事，时钟输入我选的hardware模式
回复

收藏 举报

相关帖子
 楼主| huzixian 发表于 2010-3-10 23:05 | 显示全部楼层
自己先顶下
回复

收藏 举报

linux1 发表于 2010-3-10 23:40 | 显示全部楼层
create_clock这个名字不行吧
回复

收藏 举报

寂寞男孩 发表于 2010-3-11 12:54 | 显示全部楼层
不懂，帮顶一下
回复

收藏 举报

maoyanketi 发表于 2010-3-11 23:45 | 显示全部楼层
同意三楼的，不知道还有什么高见
回复

收藏 举报

LPC300 发表于 2010-3-19 12:55 | 显示全部楼层
不懂，帮顶
回复

收藏 举报

北京户口 发表于 2010-3-20 21:56 | 显示全部楼层
我觉得也是create_clock 的问题
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

huzixian

262

主题

1534

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部