发新帖我要提问
返回列表
打印
[Actel FPGA]

[求助]综合时无法打开.sdc文件

[复制链接]
1502|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
huzixian|  楼主 | 2010-3-10 23:04 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
dc, sd, TE, create, ck
综合完成后无错误提示，但无法打开.sdc文件，提示
At line 5 while processing "E:/Actelprj/100K_PWM/synthesis/top_sdc.sdc"
invalid command name "create_clock"
第五行提示：create_clock -period 4.000000 -waveform {0.000000 2.000000} clk_48M，请问这是怎么回事，时钟输入我选的hardware模式

使用特权

评论回复 赏

相关下载

相关帖子

沙发
huzixian|  楼主 | 2010-3-10 23:05 | 只看该作者
自己先顶下

使用特权

评论回复 赏
板凳
linux1| | 2010-3-10 23:40 | 只看该作者
create_clock这个名字不行吧

使用特权

评论回复 赏
地板
寂寞男孩| | 2010-3-11 12:54 | 只看该作者
不懂，帮顶一下

使用特权

评论回复 赏
5楼
maoyanketi| | 2010-3-11 23:45 | 只看该作者
同意三楼的，不知道还有什么高见

使用特权

评论回复 赏
6楼
LPC300| | 2010-3-19 12:55 | 只看该作者
不懂，帮顶

使用特权

评论回复 赏
7楼
北京户口| | 2010-3-20 21:56 | 只看该作者
我觉得也是create_clock 的问题

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

huzixian

262

主题

1534

帖子

2

粉丝