FPGA延时问题

发表于 2010-3-11 23:05

想IO口输出几Hz的方波信号，如何在程序中实现，利用计数器数时钟个数，计算时间行么？好像要很大的计数器，有什么好方法没？
感谢支持

发表于 2010-3-13 17:00

好像只能这样吧，我都这样做的

发表于 2010-3-13 17:11

PWM可以吧

发表于 2010-3-13 20:13

请问三楼能说的详细点儿么？PWM是什么意思

发表于 2010-3-14 20:03

可以使用NCO的模式说白了就是计数器
至于要多少位的累加器可以计算的 Lg(Fs/Fo)/Lg2 Fs输入频率 Fo输出频率

发表于 2010-3-16 22:46

别心疼存储器
这是最好最方便的方法
大工程中也这样用

发表于 2010-3-26 22:54

那选用低频率震荡器，是不是会节约器件资源呢，会有什么不利影响没？

发表于 2010-3-29 15:01

可以啊！
要看你内部逻辑中的其他触发信号的频率。
如果都能达到
选低频没问题。

发表于 2010-4-2 18:34

糊涂了？？？

发表于 2010-4-2 18:37

4楼，我查了，脉冲宽度调制(PWM)，是英文“Pulse Width Modulation”的缩写，简称脉宽调制，是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术，广泛应用在从测量、通信到功率控制与变换的许多领域中。

发表于 2010-4-11 22:45

我是想问PWM在我这个问题中如何用

发表于 2010-4-17 11:38

延时用不上PWM吧，PWM是脉宽调制，你这个是想改变频率吧，如果设计中其他东西的频率要求也不搞，就降低晶振的频率吧，不过好像计数器不是特别的费资源。。。