quartus波形仿真时出现错误

登录 · 发表于 2016-7-2 16:31

刚学verilog HDL, 请问这个错误怎么解决呢？

发表于 2016-7-3 20:51

虽然不知道你这样写的设计目标是什么，但是你这个语法有几点需要改进：
1，用 always 描述组合逻辑，不能用  <= 这种赋值语句。要用 = 的阻塞性赋值；
2，设计文件本身似乎没有语法错误；
3，那就估计是你的测试平台文件有错误。
初步猜测，估计你在测试平台中，定义的a的方式是  reg [7:0] a;
但是注意你在设计模块中定义的是    input [SIZE:1] a；

[verilog] quartus波形仿真时出现错误

本帖子中包含更多资源

相关帖子

浏览过的版块

技术新星奖章

偶尔光临