[Actel FPGA] [求助]新手求助,关于仿真时出现的问题

[复制链接]
3176|4
 楼主| bit6019 发表于 2010-3-12 22:25 | 显示全部楼层 |阅读模式
刚用这个软件,在仿真的时候出现了这个问题,# Loading C:\Libero\Model\win32acoem/../std.standard
# ** Error: (vsim-13) Recompile ../simulation/postsynth.testbench because C:\Libero\Model\win32acoem/../ieee.math_real has changed.
# Error loading design
# Error: Error loading design
#        Pausing macro execution
# MACRO ./run.do PAUSED at line 5


不知道是怎么回事,请教各位,希望能帮一下忙,先谢过各位了
 楼主| bit6019 发表于 2010-3-12 22:26 | 显示全部楼层
自己先顶下
北京户口 发表于 2010-3-12 23:23 | 显示全部楼层
改下testbench试试
linhai1986 发表于 2010-3-13 09:17 | 显示全部楼层
不是很懂,帮忙顶一下
思行合一 发表于 2010-3-23 16:27 | 显示全部楼层
改改testbench吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

221

主题

1344

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部