在布线布局时出现
Error: CMP401: The reference clock pin of PLL 'U8/Core:CLKA' cannot be driven by any CLKBUF cell.
Please replace it by an equivalent INBUF cell.
经检测，PLL输入CLKA端选择"Hardwired I/O"即会报错，当选用"External I/O"时布局布线可以通过。单独对PLL模块做布局布线时则都没有问题。
布局布线尚未到管脚选择与定义步骤，请问如何处理才能够使用"Hardwired I/O"？
楼主
标题置顶
标题高亮
