[Actel FPGA] [求助]PLL布线布局问题!!

[复制链接]
3322|10
 楼主| 六楼的窗户 发表于 2010-3-13 21:52 | 显示全部楼层 |阅读模式
在布线布局时出现
Error: CMP401: The reference clock pin of PLL 'U8/Core:CLKA' cannot be driven by any CLKBUF cell.
       Please replace it by an equivalent INBUF cell.

经检测,PLL输入CLKA端选择"Hardwired I/O"即会报错,当选用"External I/O"时布局布线可以通过。单独对PLL模块做布局布线时则都没有问题。
布局布线尚未到管脚选择与定义步骤,请问如何处理才能够使用"Hardwired I/O"?

米其林r 发表于 2010-3-13 23:18 | 显示全部楼层
不知道,帮顶下
无语凝咽 发表于 2010-3-15 13:46 | 显示全部楼层
hardware I/O 必须特定的I/O管脚才能作为输入,external I/O则可以使用任意的I/O作为CCC输入
beny5566 发表于 2010-3-15 19:14 | 显示全部楼层
时钟输入管脚是特定的管脚。
 楼主| 六楼的窗户 发表于 2010-3-16 21:13 | 显示全部楼层
问题解决,是外部时钟在内部引用到2个模块造成的。
 楼主| 六楼的窗户 发表于 2010-3-16 21:14 | 显示全部楼层
不过还是谢谢大家的热心帮助
linhai1986 发表于 2010-3-16 23:03 | 显示全部楼层
解决了就好,进来学习学习
xiaoxin1986 发表于 2010-3-16 23:21 | 显示全部楼层
进来学习学习
寂寞男孩 发表于 2010-3-16 23:46 | 显示全部楼层
3# 无语凝咽

原来I/OS是这么用的啊
无语凝咽 发表于 2010-3-23 21:53 | 显示全部楼层
进来学习!
yoyowodeai 发表于 2010-3-28 12:25 | 显示全部楼层
哦,学习了,原来I/O这么用
您需要登录后才可以回帖 登录 | 注册

本版积分规则

102

主题

497

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部