[求助]PLL布线布局问题！！

只看该作者 · 2010-3-13 21:52

在布线布局时出现
Error: CMP401: The reference clock pin of PLL 'U8/Core:CLKA' cannot be driven by any CLKBUF cell.
Please replace it by an equivalent INBUF cell.
经检测，PLL输入CLKA端选择"Hardwired I/O"即会报错，当选用"External I/O"时布局布线可以通过。单独对PLL模块做布局布线时则都没有问题。
布局布线尚未到管脚选择与定义步骤，请问如何处理才能够使用"Hardwired I/O"？

只看该作者 · 2010-3-13 23:18

不知道，帮顶下

只看该作者 · 2010-3-15 13:46

hardware I/O 必须特定的I/O管脚才能作为输入，external I/O则可以使用任意的I/O作为CCC输入

只看该作者 · 2010-3-15 19:14

时钟输入管脚是特定的管脚。

只看该作者 · 2010-3-16 21:13

问题解决，是外部时钟在内部引用到2个模块造成的。

只看该作者 · 2010-3-16 21:14

不过还是谢谢大家的热心帮助

只看该作者 · 2010-3-16 23:03

解决了就好，进来学习学习

只看该作者 · 2010-3-16 23:21

进来学习学习

只看该作者 · 2010-3-16 23:46

3# 无语凝咽

原来I/OS是这么用的啊

只看该作者 · 2010-3-23 21:53

进来学习！

只看该作者 · 2010-3-28 12:25

哦，学习了，原来I/O这么用

[求助]PLL布线布局问题！！

相关下载

相关帖子