帮忙解决一个fpga问题---存储器

只看该作者 · 2010-3-14 16:47

本帖最后由 libaizhihun 于 2010-3-16 16:07 编辑

我用quartues做了一个memory。原理很简单，并建立了一个仿真文件。可是仿真结果出现了偏差，不知道为什么。
2为地址线，3位数据线，我先分别对4个存储单元赋值，然后对00单元读出，理论值应为111，可仿真结果为01单元值110，想请教一下各位这是为什么。

只看该作者 · 2010-3-14 16:57

这是个简单问题，可是我就是觉得quartues软件有很多异常。

只看该作者 · 2010-3-14 17:02

这算不算自己给自己灌水。抱歉。
我今年夏天做了一个秒表，也出现了一个说不清的异常。我不知道这次异常是不是我的失误，但那一次我真的找不出什么原因，结果弄得极为抓狂。以后我会发帖上来说说这个事。
我把memory代码贴出来吧。

module MEMORY(addr,wr,clk,datain,dataout);
parameter m=2,n=3;
input [0:m-1] addr;//m位地址线
input wr,clk;
input [0:n-1] datain;
output reg [0:n-1] dataout;//n位数据线
reg [0:n-1] data [0:m-1];

always @(posedge clk)
begin
if(wr) data[addr]=datain;
else dataout=data[addr];
end

endmodule