发新帖我要提问
返回列表
打印

关于在传输过程中枚举失败的原因

[复制链接]
649|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
gs850997871|  楼主 | 2016-7-25 17:40 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, PGA, USB, PC通信, USB3.0
      利用USB3.0（cyusb3014）进行FPGA和PC通信，当FPGA的时钟偏高时，上位机软件就容易枚举不成功导致传输失败，这个怎么解决啊？有没有遇到过的/

使用特权

评论回复 赏
沙发
gs850997871|  楼主 | 2016-7-28 15:33 | 只看该作者
为什么FPGA通过USB给电脑端发递增数和递减数还不一样呢？递增数传输正常     递减数就不能正常传输  老是出错     这个是什么问题啊？不应该啊

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

gs850997871

7

主题

28

帖子

1

粉丝